マッフル炉サーモスタットのソリッドステートリレーのデメリット

（1）電源投入後の電圧降下が大きく、サイリスタまたは1相制御シリコンの順方向電圧降下が2〜1Vに達する可能性があり、高出力トランジスタの飽和電圧降下も2〜XNUMXVである、一般的なパワーFETのターンオンをガイドします。抵抗は、マシンの接点のオン抵抗よりも大きくなります。

（2）半導体デバイスの電源を切った後も、数マイクロアンペアから数ミリアンペアの漏れ電流が存在する可能性があります。これは、目標を達成できない電気的切断です。

（3）管の電圧降下が大きいため、電源投入後の消費電力や発熱量も大きく、高出力ソリッドステートリレーの体積は、同じ電磁リレーの体積よりも大きくなります。容量、そしてコストも高いです。

（4）電子部品や電子回路の温度特性は、干渉防止性や耐放射線性に劣ります。 有用な対策を講じないと、信頼性は非常に低くなります。

（5）ソリッドステートリレーの過負荷遅延が大きく、高速ヒューズまたはRC抵抗回路が過負荷になっています。 ソリッドステートリレーの負荷は、周囲温度に関連しています。 温度が下がると、負荷電力が柔軟に減少します。

（6）重要な欠点は、オン状態の電圧降下（熱放散ステップに応答する必要がある）、オフ状態のリーク電流、AC / DCを普遍的に使用できないこと、接点グループの数が少ないこと、その他の過大なことです。電流、過電圧および電圧回復率、電流回復率目標の差を待ちます。